韩国AI模型将LC VCO设计周期缩短至28.5小时

韩国研究团队近日成功开发出一种能够大幅缩短高性能通信半导体回路设计周期的人工智能技术。该成果由蔚山科学技术院（UNIST）电气电子工程学部的尹熙寅教授与庆北大学校的成大根教授共同领导，其核心突破在于将传统需要数周甚至数月的人工迭代过程，压缩至仅28.5小时即可完成。

LC电压控制振荡器（LC-VCO）是5G等高速通信系统中用于生成频率的核心半导体回路。为了抑制通信信号噪声并降低电力消耗，必须对电感、晶体管尺寸及布线结构等大量变量进行精密组合。然而，传统设计流程中，即便电路图阶段表现优异，进入实际芯片布局阶段时，因布线和元件位置引发的寄生效应往往会导致性能大幅波动。

双阶段联合优化突破传统瓶颈

针对这一行业痛点，研究团队开发的AI模型摒弃了将电路设计与布局设计割裂处理的传统做法，实现了两个阶段的同步优化。在电路设计阶段，模型利用强化学习技术，自主探索符合目标频率与性能条件的设计方案；而在布局阶段，则应用基于梯度下降法的算法，对布线宽度、间距等物理要素进行反复微调，以寻找性能Zui优解。

此外，针对耗时Zui长的电感设计环节，团队引入了基于深度学习的预测技术。传统方法依赖反复的电磁场仿真，而新模型能在毫秒级时间内完成预测，从而显著加速整体流程。实验数据显示，采用该AI模型后，原本需要约119小时的自动设计作业缩短至28.5小时，效率提升超过76%，且在综合衡量回路性能的性能指数（FoM）上亦优于以往研究。

迁移学习降低新制程适配成本

该技术的另一大亮点在于其强大的泛化能力。通过应用迁移学习技术，在65纳米工艺节点上训练好的AI模型，仅需利用原有约10%的额外数据，即可快速适应40纳米或28纳米等更先进制程的设计需求，无需从头开始重新训练。

研究团队指出，这项技术不仅有助于提升5G及未来6G通信系统、人工智能芯片中频率生成回路的性能并降低设计成本，还能有效缓解全球半导体设计人才短缺的问题，加速向下一代工艺节点的过渡。目前，团队计划将该自动化技术扩展至更广泛的模拟与射频回路设计领域。

韩国在半导体基础研究与EDA（电子设计自动化）工具创新方面正加速追赶，此次突破展示了人工智能在解决复杂物理设计难题上的巨大潜力。对于中国半导体企业而言，这提示了在先进制程研发中，引入AI辅助设计不仅是提升效率的手段，更是应对高端人才稀缺、缩短产品上市周期的关键战略路径。