一个人在自家仓库造出DRAM：DIY半导体的极限挑战

AI浪潮推高了DRAM价格，全球存储器市场被美光（Micron）、三星（Samsung）、SK海力士三家巨头牢牢把持，新建晶圆厂动辄耗资数十亿美元、历时数年，供需缺口短期内难以弥合。面对这一局面，一位自称"Dr.Semiconductor"的日本YouTuber选择了一条极端路线——把自家仓库改建成洁净室，亲手制造DRAM芯片。4月21日，他将这段历时数月的制造全过程发布为视频，在半导体圈引发广泛关注。

自家仓库变身百级洁净室

早在约两个月前，Dr.Semiconductor便公开了仓库改造的全过程。他用水性环氧涂料对墙面、地面进行全面封涂，杜绝颗粒脱落；同时引入HEPA高效过滤空气净化系统，Zui终将这间普通仓库升级为Class 100（ISO 5级）洁净室——即每立方英尺空间内直径≥0.5μm的颗粒数不超过100个，基本达到商业半导体制造的入门级环境标准。

洁净室就绪后，他着手自制半导体制造设备，从零搭建整套工艺平台。这一系列准备工作本身，已足以令业内人士侧目——在工业界，一座量产级晶圆厂的洁净室建设费用高达数亿美元，而他仅凭个人之力完成了概念验证级的复刻。

十余道工序还原完整DRAM制造流程

DRAM的基本原理并不复杂：晶体管充当开关，电容充当存储单元，通过向电容充放电来记录"0"与"1"。此次Dr.Semiconductor设计了一个5×4阵列，共20个存储单元，后续可拼接扩展。

制造流程从硅片切割与清洗开始，随后在1100℃高温炉中氧化形成二氧化硅绝缘层。接下来依次涂覆剥离胶（Lift-off resist）与光刻胶，借助显微镜以紫外线曝光将电路图案转印至光刻胶，再用显影液去除曝光区域，完成图案化。

图案成形后，以光刻胶为掩模进行干法刻蚀，暴露硅基底；用加热的DMSO（二甲基亚砜）剥除残余光刻胶，在氧化膜上开出晶体管源极与漏极的接触窗口；然后涂覆掺磷旋涂玻璃（Spin-on Glass），以提升导电性，再重复一轮曝光/显影，定义出晶体管沟道区与电容区。

在形成栅极氧化层前，他使用"食人鱼清洗液"（Piranha Solution，浓与双氧水的混合物）对表面进行强力处理，彻底去除有机物与金属污染，再以950℃热氧化生长约20nm的超薄栅极氧化层，以获得高电容密度与精准的栅控能力。

此后进入金属化阶段：反复套刻接触孔掩模，用（HF）在氧化层上开孔，形成电气互连通路；以氩气溅射法将铝薄膜沉积至全片，形成栅极、电极与电容金属层；Zui后再次浸入热DMSO，剥离多余光刻胶与金属，完成整个DRAM阵列的制作。

测试结果：电容性能接近理论值，但刷新频率远不及商用产品

测试环节揭示了这枚自制DRAM的能力边界。栅极开关功能得到基本验证——通过改变栅极电压可调控电流输出。然而，由于源漏极间距较短，出现了明显的"穿通效应"（Punch-through）：在较高电压下，本应饱和的漏极电流持续上升，器件特性偏离理想值。这一现象正是晶体管微缩化进程中的经典挑战之一。

在存储性能方面，电容Zui大充电量达到12.3皮法（pF），接近理论预期，且能在数百纳秒内将电容充至3V，充电速度令人满意。但电荷保持时间仅约2毫秒，与商用DRAM要求的64毫秒以上相比差距悬殊，意味着需要以远高于商用产品的频率进行刷新操作。Dr.Semiconductor坦言，实验证明了"在家造DRAM是可行的"，但距离"运行《毁灭战士》这样的游戏"还远得很。他表示，下一步计划将多个单元拼接为更大阵列，并尝试接入PC进行整机测试。

这一极客实验的价值，不在于它造出了一枚可用的内存芯片，而在于它以近乎零工业资源的条件，完整走通了从硅片到DRAM的全套核心工艺。对于国内正在推进半导体教育与工艺验证的机构和企业而言，这个案例提供了一个有趣的参照：在资源有限的环境下，工艺流程的概念验证与人才培养，未必非要依赖亿元级设备。洁净环境构建、光刻图案化、热氧化、金属化——每一步都有其工程逻辑，值得深入拆解。