ddr3信号质量测试,信号一致性测试,对外si测试实验室测试
（2）地址线
a[14:0]：a0a14为15根地址线，根据mt41k256m16的框图，有15根行地址线a0a14和10根列地址线a0~a9，行地址线和列地址线进行复用，该ddr3l芯片中1个bank的大小为215*2102=32mb2=64mb，总共有8个bank，该ddr3l的ram大小为64mb*8=512mb。
（3）bank选择线
ba[2:0]：ba0~ba2为bank的选择先，由2^3=8，可以总共有8个bank。
（4）bank区域
8个bank区域，ddr3一般有8个bank区域。
（5）数据线
dq[15:0]：dq0~dq15为16根数据线，该ddr3l的宽度为16位。
（6）数据选通引脚
ldqs,ldqs#：ldqs和ldqs#是数据选通引脚，对应低字节dq0~dq7，读的时候是输出，写的时候为输入；
udqs,udqs#：udqs和udqs#是数据选通引脚，对应高字节dq8~dq15，读的时候是输出，写的时候为输入。
------------------------------------
DDR3信号质量测试,信号一致性测试,对外SI测试实验室测试,,