ddraddressa0地址信号质量测试,ddr数据信号质量测试,对外si测试实验室
以本芯片为例，在读取时，l-bank在内部时钟信号的触发下一次传送8bit的数据给读取锁存器，再分成两路4bit数据传给复用器，由后者将它们合并为一路4bit数据流，然后由发送器在dqs的控制下在外部时钟上升与下降沿分两次传输4bit的数据给北桥。这样，如果时钟频率为100mhz，那么在i/o端口处，由于是上下沿触发，那么就是传输频率就是200mhz。
现在大家基本明白ddrsdram的工作原理了吧，这种内部存储单元容量（也可以称为芯片内部总线位宽）=2×芯片位宽（也可称为芯片i/o总线位宽）的**，就是所谓的两位预取（2-bitprefetch），有的公司则贴切的称之为2-n prefetch（n代表芯片位宽）。
------------------------------------
DDRAddressA0地址信号质量测试,DDR数据信号质量测试,对外SI测试实验室,,
