cpld时序测试，信号完整性测试

一般带显示控制器的mcu价格比较高，且驱动较大显示分辨率的液晶屏需要的显存较大，所以很多人采用cpld（fpga）+sdram用来取代显示控制器，从而mcu的选择范围可以更大。本文介绍了此种设计的部分内容。

图1 硬件设计框图

首先重要的接口是lcd接口，需要严格按照lcd操作时序输出行场扫描，数据使能信号。

图2 液晶显示屏数据和使能时序图

图3 液晶显示屏行场扫描时序图

接下来是要设计sdram控制器，用于存储需要显示的画面。sdram控制器网络上很多文章专门介绍如何设计。一般设计包括两部分，分别是sdram的初始化和sdram正常操作部分两个状态机。

sdram初始化操作包括不小于6次的自刷新，然后载入配置寄存器。sdram正常操作包括对读写请求的执行，以及定期的自刷新操作。一般设计的时候需要下载sdram仿真模型，用于验证操作时序是否符合要求。

图4 仿真sdram初始化操作打印结果

另外还要设计与mcu的接口，mcu接口大部分采用英特尔8080模式和摩托罗拉6800模式，其中8080模式采用数据总线（db）、数据/指令选择（d/i）、片选（cs）、读使能（wr）、写使能（rd）；6800模式采用用数据总线（db）、数据/指令选择（d/i）、片选（cs）、读写选择（rd/wr）。