spi信号一致性测试，信号完整性测试

.spi总线简介

　　spi（serial peripheral interface，串行外围设备接口）总线技术是motorola公司推出的一种同步串行接口。它用于cpu与各种外围器件进行全双工、同步串行通讯。它只需四条线就可以完成mcu与各种外围器件的通讯，这四条线是：串行时钟线（csk）、主机输入/从机输出数据线（miso）、主机输出/从机输入数据线（mosi）、低电平有效从机选择线cs。当spi工作时，在移位寄存器中的数据逐位从输出引脚（mosi）输出（高位在前），同时从输入引脚（miso）接收的数据逐位移到移位寄存器（高位在前）。发送一个字节后，从另一个外围器件接收的字节数据进入移位寄存器中。即完成一个字节数据传输的实质是两个器件寄存器内容的交换。主spi的时钟信号（sck）使传输同步。其典型系统框图如下图所示。

图1 典型系统框图

　　2.spi总线的主要特点

　　· 全双工；

　　· 可以当作主机或从机工作；

　　· 提供频率可编程时钟；

　　· 发送结束中断标志；

　　· 写冲突保护；

　　.总线竞争保护等。

　　3.spi总线工作方式

　　spi总线有四种工作方式，其中使用的为广泛的是spi0和spi3方式（实线表示）：

图2 spi0和spi3方式（实线表示）

　　四种工作方式时序分别为：

图3 四种工作方式时序

　　时序详解：

　　cpol：时钟极性选择，为0时spi总线空闲为低电平，为1时spi总线空闲为高电平

　　cpha：时钟相位选择，为0时在sck个跳变沿采样，为1时在sck第二个跳变沿采样

　　工作方式1：

　　当cpha=0、cpol=0时spi总线工作在方式1。miso引脚上的数据在个spsck沿跳变之前已经上线了，而为了保证正确传输，mosi引脚的msb位必须与spsck的个边沿同步，在spi传输过程中，首先将数据上线，然后在同步时钟信号的上升沿时，spi的接收方捕捉位信号，在时钟信号的一个周期结束时（下降沿），下一位数据信号上线，再重复上述过程，直到一个字节的8位信号传输结束。