ddr3基础详解
近在imx6平台下做ddr3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。此时需要仔细研究ddr3的引脚与时序，此篇是我在学习ddr3做的归纳与总结，其中有大部分内容是借鉴他人的博客，大部分博客的链接我已经贴出来了，如果存在版权或知识错误请直接联系我。
ps:本着知识共享的原则，此篇博客可以随意转载，不过请标明出处(虽然大部分内容不是我写的，但是整理也挺累的 _ ！)
一、专有名词索引表
优化分类中ing…
近在imx6平台下做ddr3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。此时需要仔细研究ddr3的引脚与时序，此篇是我在学习ddr3做的归纳与总结，其中有大部分内容是借鉴他人的博客，大部分博客的链接我已经贴出来了，如果存在版权或知识错误请直接联系我。
ps:本着知识共享的原则，此篇博客可以随意转载，不过请标明出处(虽然大部分内容不是我写的，但是整理也挺累的 _ ！)
一、专有名词索引表
优化分类中ing…
名称缩写名称含义名称描述ras行地址选通脉冲rowaddressstrobecas列地址选通脉冲columnaddressstrobercd行选通到读写命令的延时（rasto casdelay）决定了行寻址和读写命令的间隔cl读命令到数据真正输出的时延(caslatency)内存读写操作前列地址控制器的潜伏时间bl突发长度(burstlength)dll延迟锁定回路
tras行时间是存储区命令与发出预充电命令之间所花费的时钟周期数trcd行地址到列地址的延迟(ras-to-casdelay)发出活动命令和读取写入命令之间花费的时钟周期数trc行循环时间(rowcycle time)同一个bank之间命令的时间间隔 trc=tras+trptrrd行单元到行单元的延时(rowto rowdelay)不同bank之间的命令时间间隔被称为trrdtcpc首命令延迟(commandper clock) 在p-bank选择完之后多少时间可以发出具体的寻址的l-bank/行命令
active命令指定bank和行，在read和write命令前precharge预充电读写完成后，对同一bank中另一行操作前，需要关闭现在的工作行，才能打开新一行refresh刷新长时间没有对电容充电会导致数据丢失，定期刷新，对数据进行重写，保证数据不丢失
trp行预充电时间发出预充电命令和活动命令之间花费的时钟周期数trpa
所有bank的预充电命令发出需要的时间tras内存行有效至预充电的短周期t(rasactivetime)trfc刷新时间间隔
dqs/tdqs数据选取脉冲用于数据同步tdqsck
差分时钟的交叉点到数据选通脉冲的交叉点的时间tqsh
dqs的差分输出高电平时间tqsl
dqs的差分输出低电平时间tdqsq
近数据选通脉冲到数据有效的时间trpre
dqs读操作前同步trpst
dqs读操作后同步dqss时间差控制
tal附加延时ras后，可以立即cas读命令。但是需要保持al个周期，可以提高总线的效率tccd读命令之间的时间间隔cas#-to-cas#命令之间的时延trl读取延迟从列地址发出到数据端口上有效的数据输出延时rl = al + cltac
表示命令被重新传输后通过s-amp放大传输到/o脚的时间
twl总的写潜伏(writelatency) twl= tal+ tcas;tcwl /twcl列写潜伏期（caswritelatency）内部写命令和个bit有效数据输入之间的时钟周期延时，tdqss写入延迟写入数据与dqs相对于写入命令的延迟时间
twr写恢复时间写数据和发出预充电命令之间所需时钟周期，写突发之后一定要跟随一个预充电命令writeleveling写入均衡(写调平)(writeleveling)调整dqs差分对和ck差分对的相对位置，利用dqs差分对路径上的可调整延时来达成该目的，调整dqs信号和clk信号边沿对齐。twpst写后同步周期
twtr写到读命令的延时当写命令之后跟随读命令时的延时
tfaw
（four active window）同一rank中允许同时发送大于四个行命令的间隔时间
tfaw ≥ 4*trrd
trtp
tdllk
tmrd
模式寄存器的设置命令周期(两次操作的小时间)
10.0刷新
注意：无需外部提供刷新指令asr自动自刷新
ar/cbr自动刷新autorefresh/cas beforerassr自刷新selfrefreshpasr局部自刷新
tref刷新周期(refreshperiod)内存模块的刷新周期trfc两次刷新时间间隔(rowrefresh cycle time)
tqh
数据选通脉冲到早的无效数据无法正确判断数据是否为1的时间
tis命令建立时间tis(totalsetup time)=tis(base)+∆tistih命令保持时间tih(totalsetup time)=tih(base)+ ∆tih
tds数据建立时间tds(totalsetup time)=tds(base)+∆tdstdh数据保持时间tdh(totalhold time)=tdh(base)+ ∆tdh
ocd离线驱动调整off-chipdriver通过ocd减少dq-dqs的倾斜来提高信号完整性rttodt的有效阻抗在ddr3标准中定义了两种rtt，即rtt_nom和rtt_wr，两者分别在mr1和mr2寄存器中设定rtt_nom
在写调平(writeleveling)模式下，仅rtt_nom可用。rtt_wr
在写模式下，可以使能rtt_wr来动态改变odt而不需要重新设置mr寄存器。
参考电压：
vddqdq供电电压vddq是dq的供电电压vttrtt的参考电压vtt= vddq / 2；
注意：delay（延迟）和latency（潜伏）本质是不同的：
1.delay：事情要在这个时间之后开始。
2.latency：事情已经发生，但是还不够稳定需要一个稳定时间。
DDR信号完整性测试，信号质量测试，时序测试