DP接口信号完整性测试，信号一致性测试

一些芯片制造商已针对上述应用推出了现成的标准发送器和接收机，而赛灵思推出了名为 xilinx logicoretmdisplayport v1.1（v1.2 将在 ids 12.1中配套提供） 的灵活可编程 vesa displayportv.1.1a 解决方案。该 ip可随时提供给赛灵思的客户，但在用户展开设计之前，建议先了解与该标准的部分关键功能有关的其它背景信息，如policymaker，以及如何使用我们即将推出的 xapp“使用 microblazetm 嵌入式系统实施 displayport sourcepolicymaker 控制系统参考设计”在东京电子设备 （ted） 提供的 spartan-6 消费类视频套件（https://www.teldevice.co.jp/eng/）上完成实施工作。

　　policymaker - 关键性差异

　　对于显示市场来说，displayport协议标志着连接技术的重大变革。这次转型的意义不亚于在 intel 主导的 pc市场上从并行 pci 总线升级至串行 pci express.在显示市场上，vesa 通过displayport 引领着从vga、dvi 以及hdmi等协议成功升级至高速串行收发器、基于包的层架构协议。与并行协议不同，串行分组协议在实现和维持连接或链路方面要多一层复杂性。在 vesadisplayport 1.1a 规范中，控制功能被划分为 link policy maker 和 stream policymaker.link policy maker可管理链路，并负责保持链路同步。其任务包括发现链路、对链路进行初始化和维护。stream policy maker可管理传输初始化，并通过底层硬件对行动序列施加控制来维护同步流。

　　policy maker 的上述要素需根据特定的实施来决定，而且可在操作系统、软件驱动程序、固件或者 fpga逻辑中进行配置。为简化使用，许多商用displayport ic 将 link 和 stream policymaker对设计人员隐藏。如果用户的显示要求恰与套装的 displayportassp相匹配，则其价格和易用性确实无可争辩。但是，想要让产品在竞争中脱颖而出的设计人员则倾向于采用 fpga.

　　图2 displayport source policy maker controller system referencedesign 与 logicore 源端高层结构图

　　sourcepolicy maker参考设计

　　displayport source policy maker控制系统参考设计采用microblaze嵌入式系统来实施与商用套装displayport 芯片类似的功能，且具备可进行源代码定制的额外优势。通过使用 source policy makercontroller system reference design 的应用手册，用户不必对 policy maker进行详细了解即可顺利启动设计工作，仅需简单地将范例设计连接起来。

　　除了上述源代码设计之外，displayport 的传输 （tx） 或源端内核也配套提供了用于实现有限状态机（fsm）控制器的额外范例设计。

　　displayport tx fsm 控制器范例设计（其文件名为 dport_tx_fsm_cntrl）配套提供displayport logicore 源端设计范例。该款简单的概念验证设计内含基于 rtl的有限状态机，以实施可演示正确启动流程的简单policy maker.与其他范例设计相比，dport_tx_fsm_cntrl设计范例的优势在于可以显着缩短仿真时间。

　　source policy maker 控制系统参考设计采用拟将于 5 月下旬推出的microblaze 嵌入式系统xapp，其ise 项目名称为“dport_source_ref_design.xise”（您可以通过访问https://www.xilinx.com/products/ipcenter/ef-di-displayport.htm快速查找到）。该设计使用户能够根据自己的需要对 source policy makercontroller的源代码进行修改。此外，其还能够与 displayport logiccore v1.2 （ids12.1） 版和spartan-6 ted 消费类视频套件协同运行。

　　上述两种范例设计都包含了可实现内核设置及链路和流维护的基本流程。请注意，ted spartan-6 消费类视频套件没有提供displayport 线缆。