LVDS接口信号一致性测试，时序性测试，信号完整性测试

 中用到了fpga+lvds：

一、系统介绍

emccd相机由图像传感器、驱动电路、fpga（spartan-3）、lvds接口和电源等组成。lvds输出接口使用2片ds92lv1021，每片实现10bit并行数据到1路串行lvds的转换（即串行调制，ser），其中1片转换10bit图像数据，1片转换行（h）、场（v）同步，统一使用像素时钟（25mhz）调制，lvds串行速率为25x10=250mhz。

图像输入使用配套的2片ds92lv1210完成lvds到并行数据的转换（即解串，deser）,送fpga（virtex-5）预处理后，由cameralink接口输出至标准pcicameralink图像采集卡。

二、故障现象

观察图像有抖动现象，实测图像采集卡的h、v信号有干扰脉冲，往前测试发现1片ds92lv1210解码芯片有时“失锁”，即其locked输出上有脉冲（正常一直为低电平！）。

三、问题分析

这套采集系统以前使用普通ccd相机是都是正常的，这次换成emccd相机后才出现这个问题，其主要区别是emccd相机有1mhz的幅度达45v以上的高压ccd驱动脉冲Φhv，事实上只要关掉高压脉冲（这样ccd没有图像输出），使用fpga中产生的测试图像，locked、h和v信号就都正常了，说明问题就是这个Φhv给lvds输出通道所造成的emi干扰（传导或辐射）引起的。

由于lvds接口已使用双绞线并加了屏蔽，只能从数据源上找问题，用示波器观测fpga送给ds92lv1021的并行数据（10bit图像、h、v和像素时钟等），发现打开、关闭Φhv时其上升/下降沿有变化，说明这些信号抗干扰能力较弱，即信号的完整性有问题。

四、解决办法

对于fpga来说，要提高输出脉冲沿的抗干扰能力，可修改引脚的slew rate和drive current（或drivestrength），而drive current与i/o电平标准有关

（来源：spartan-6 fpga selectio 用户指南p31）

fpga  i/o口的slew rate有fast或slow两种，drivecurrent从2ma~24ma，都可在约束文件中设定，缺省值为：slew rate=slow，drivecurrent=12ma，i/o电平=lvcmos25。

通过将fpga输出的所有并行数据的drive current提高到24ma，问题解决。

总结：fast slew rate + 大的drive current+ 高的i/o电平，抗干扰能力越强，同时，其所产生的emi信号也越强（干扰其它电路），具体取舍应根据系统实际情况来定。

这种lvds接口已经有国产的了，ms1023、ms1224速度能达到85m，国半的这一对是低速的，高速的还有一对。