法国展示一微米间距芯片混合键合技术

法国国家科学研究中心下属的LETI研究所（CEA-Leti）在2026年电子元件与技术会议（ECTC）上展示了一项突破性进展：成功研制出采用Die-to-Wafer混合键合（D2W）技术的功能测试模型，其连接间距缩小至1微米。这一成果由该所首席研究员Melissa Najem主导，标志着半导体封装技术在突破摩尔定律物理极限方面迈出了关键一步。

突破AI加速器互连瓶颈

随着传统半导体缩放技术逼近物理边界，3D堆叠成为提升芯片性能与能效的核心路径。当前人工智能加速器面临的主要设计挑战在于连接密度与带宽不足。通过垂直堆叠器件并采用超细间距连接，该技术显著缩短了信号传输路径，从而大幅提升数据传输速度并降低能耗。Najem指出：“针对多达10万个连接结构的成功电学测试，证实了该技术在超高密度互连方面的适用性。”

这项技术结合了极细间距的D2W、芯片间间隙填充（IDGF）、高密度硅通孔（HD-TSV）及氧化层通孔（TOV），为多芯片堆叠铺平道路。研究团队强调，这是目前已知的首例采用1微米铜-铜细间距进行Die-to-Wafer混合键合的技术，具有世界首创意义。

精密对准与工艺优化

实现1微米间距的Zui大挑战在于极高的对准精度。为此，研发团队开发了精密的对准技术，并优化了化学机械抛光（CMP）工艺，以确保芯片间间隙填充（IDGF）后的晶圆重构过程能与后续垂直连接兼容。电学特性测试显示，在5微米至2微米的间距下，链式结构的性能与良率均符合预期；而在1微米节点，当前良率主要受限于现有键合设备的对准精度。

团队预计，随着新一代键合系统的引入——其对准精度可达0.5微米（3σ标准差）——良率将显著提升。目前演示作为概念验证，为第二代测试车辆奠定了基础，下一步将重点整合高密度垂直连接结构。

面向下一代智能视觉与AI

法国国家微电子研究所（IRT Nanoelec）的Eric Ollier指出，IDGF、TOV和HD-TSV等技术模块使得不同芯片与功能的密集垂直集成成为可能，支持复杂的创新架构。此外，D2W与Wafer-to-Wafer（W2W）技术的结合，有望满足未来数字器件在性能与成本上的双重需求。

CEA-Leti科学总监Jean-Charles Souriau表示：“未来我们将致力于开发0.5微米间距的D2W混合键合测试车辆，以进一步提升先进AI应用所需的连接密度。”这一技术演进旨在应对下一代AI加速器及CMOS图像传感器的严苛要求。该研究由法国“法国2030”计划下的FAMES试点线和ANR NextGen项目支持，并获欧盟芯片联合倡议（Chips Joint Undertaking）资助。