是德科技推出 PCIe 7.0 接收端完整测试方案

随着人工智能算力基础设施的快速扩张，数据中心对高速互联标准的需求持续攀升。PCIe 7.0规范的到来，将数据传输速率推至128 GT/s的历史新高，但与此同时，也对芯片设计与信号验证提出了前所未有的挑战。在这一背景下，是德科技（Keysight Technologies）宣布扩展其测量产品线，正式推出专为PCIe 7.0接收端（RX）设计的完整测试解决方案。

PCIe（高速串行计算机扩展总线标准）每一代规范的演进，都意味着工程师可用的设计余量进一步收窄。进入PCIe 7.0时代，超高频信号在印刷电路板传输过程中产生的损耗与干扰愈发难以控制，应力信号（stress signals）的精准校准已成为保障组件互操作性的关键环节。接收端验证的核心任务，是确认特定专用集成电路（ASIC）在面对实际链路中固有的信号失真与衰减时，仍能正确解析数据——这一验证步骤的严谨程度，直接决定Zui终产品在数据中心环境中的可靠性。

是德科技此次推出的方案采用软硬件协同架构，将多款高端测量仪器与自动化软件平台深度整合。硬件层面，方案以M8050A系列误码率测试仪（BERT）为核心，搭配工作频率达120 GBaud的M8042A系列码型发生器，以及M8043A系列误码分析仪，三者协同构成完整的信号激励与分析闭环。这一组合能够生成高精度数据流，用于在应力条件下全面评估ASIC的响应特性。

软件层面，N5991PB7A应用程序承担信号控制与校准的自动化调度工作。该软件层大幅减少了建立压力测试所需的手动配置步骤，使表征结果的可重复性显著提升。整套系统支持公共时钟模式运行——这是PCIe架构中的标准配置——从而确保测试环境与实际应用场景高度吻合。

从覆盖范围来看，此次新增的接收端测试能力与此前已有的发送端（TX）测试方案形成互补，实现了PCIe 7.0物理层从发送到接收的端到端完整验证闭环。这一设计思路的价值在于：将潜在的设计缺陷尽早暴露在ASIC开发周期的前期阶段，从而规避后期因反复修改带来的高昂成本。借助自动化工作流，开发团队既能满足PCIe 7.0规范的严苛合规要求，又能有效压缩接收端调试与量产验证的周期，在激烈的芯片研发竞速中争取主动。