半导体ESD防静电检测第三方检测中心ESD带电器件模型

 

      电器件模型（charged-device model -cdm）是第三种重要的元器件静电放电耐受阈值的测试方法。cdm 模型与之前讨论的hbm、mm模型完全不同。hbm和mm模型是模拟人体(human body)或机器设备（machine）带电后对元器件放电，而cdm模型则是模拟元器件本身带电后对地放电。随着芯片制造、封测、装联的自动化程度提高，人体接触器件的机会相对减少，带电器件放电事件越来越成为微电子器件失效的主要原因之一。

     半导体器件在装配、试验、测试、运输及存贮过程中由于ic管壳（封装）与其它绝缘材料（如包装用的塑料袋、塑料管）相互磨擦，就会使芯片管壳带电。器件本身作为电容器的一个极板而存贮电荷。下图示意了从塑料包装管中滑落的芯片因摩擦带上了正电荷静电，当引脚接触到接地的金属设备或被接地的人体用金属镊子触碰引脚的瞬间，形成导电通道，放电电流流经ic内部，导致芯片损伤。此种模型的放电时间较hbm模型或mm模型更短，仅约几纳秒（ns）之内。

cdm模型就是基于已带电的器件通过引脚与地接触时，发生对地放电引起器件失效而建立的。带电器件的电容值与器件的封装结构、引脚排列形式及器件放置时的方位等因数有关，一般仅为几到几十皮法（pf）。元器件管芯（component）的cdm灵敏度非常依赖于封装。对于完全相同的ic晶片（chip），采用小型封装（sop）可能比双列直排（dil）封装中的ic更容易受到cdm损坏。采用薄型小型封装（tsop）或引脚阵列（pga）封装的ic通常具有[敏感词]的cdm耐压能力。cdm波形的上升时间极短(ps-皮秒级），峰值电流很大(5~20a/500v），维持时间极短(0.5~1ns)，一般保护电路甚至来不及起作用。

 

      所有带封装的半导体元器件、薄膜电路、表面声波 (saw)组件、光电组件、混合集成电路 (hic) 和包含任何这些元器件的多芯片模组 (mcm)都可根据该标准进行评估。该标准中描述的测试方法也可用于评估被运输的晶圆（wafer）或裸片(barechips)，但在实施测试时，这些元器件（components）必须被组装到类似于z终应用的封装中。对于无封装的裸片则不适用于本标准。