印刷电路板电源完整性及去耦电容优化

电源完整性和信号完整性，在电路板设计中的重要程度不言而喻，本文简单介绍了电源完整性的仿真，在得到电源的阻抗曲线后，如何设置去耦电容，降低其在整个工作频段中的阻抗，从而达到降低emi的目的。

首先，我们选择一块电路板。版图是公司的，所以这里涂黑了，大概知道是块板子就行了。

 我们选择一条5v的usb的走线，电源由右上角馈入，在左下角经过了4颗电容后到达usb接口。

 按照usb的标准，目前usb3.0的传输速度受硬盘影响，高不超过1gbps，因此我们关注的频率在100khz—2ghz，这里将其设置为仿真频段，因为这根net走线并不长，也没有蛇形的弯曲部分，所以预测其阻抗变化不是很大，为了给老板省成本，这里直选了3颗电容。首先得到仿真对象的spice模型。

d9_1和jusb1_1分别为馈入和馈出，相应的d9_4和jusb1_5为gnd管脚。设置电源内阻为0.1Ω，接下来进行电路连接，3颗电容的位置先空着，查看这条net的电源阻抗特性。

待仿真结束后，得到这段电源走线的阻抗参数图，如下。

可以看到，由于这根usb走线相对较短，且布线相对比较规范，其阻抗在2ghz范围内变化并不是很大，大391Ω。电源信号在该频段内存在几处明显的谐振，为了降低emi，需要加加去耦电容。目标希望其在整个频段的阻抗降低到10Ω以下。

接下来，将3颗电容连接起来，分别为c1、c2、c3，初始容值均设置为1000pf，并串联3颗电阻，分别为r1、r2、r3。优化目标：100khz—2ghz阻抗小于10Ω。

优化后得到的结果：

c1 = 3111.65 

c2 = 3122.21 

c3 = 3111.49 

r1 = 7.14841 

r2 = 16.6401

r3 = 40.4783

上图为1号端口的z1_1曲线，绿色曲线为优化后的结果，红色为初始结果。用了3颗电容感觉还没达到预定目标，但是从波形的平整度来看，确实要比开始好很多。

上图为2号端口的z2_2曲线，绿色为优化后的结果，基本上满足要求了，并且波形的平整度很不错。 

总结，layout板图在初始的设计过程就应该将电源完整性、信号完整性以及emc问题考虑进去，这样会省去后续的大量的测试、整改及修改板图和工艺的时间及成本。