PCIe接口眼图测试 笔记本PCIe接口信号完整性及一致性测试

pci express 是一种并行总线体系结构，支持任何两个端口之间的全双工通信，pcie 接口自从被推出以来，已经成为了 pc 和server上zui重要的接口。为了更高的数据吞吐率，pci-sig组织于 2010 年推出了 pcie3.0，数据速率达到了8gt/s；于 2017 年推出了pcie 4.0，数据速率达到了 16gt/s。pcie3.0 已经是 pc上的标配接口；而pcie 4.0 目前仍处于高端 server 上，在 pc 上也在开始普及。

ciexpress是一种分层协议，由事务层，数据链路层和物理层组成。数据链路层被细分为包括媒体访问控制（mac）子层。物理层被细分为逻辑和电子子层。物理逻辑子层包含物理编码子层（pcs）。这些术语借鉴了ieee802网络协议模型。

一、pci express 互连

pci express设备通过称为互连或链路的逻辑连接进行通信。链路是两个pciexpress端口之间的点对点通信通道，允许它们发送和接收普通pci请求（配置，i /o或存储器读/写）和中断（intx，msi或msi-x）。在物理层面上，一条链路由一条或多条通道组成。低速外设（例如802.11wi-fi卡）使用单通道（×1）链路，而图形适配器通常使用更宽更快的16通道链路。

二、pci express 通道

通道由两个差分信号对组成，一对用于接收数据，另一对用于发送。因此，每个通道由四条线或信号迹线组成。在概念上，每条通道用作全双工字节流，在链路端点之间的两个方向同时传输8位“字节”格式的数据包。物理pciexpress链路可能包含1个到32个通道，更地包括1,2,4,8,12,16或32个通道。通道计数用“×”前缀（例如“×8”表示八通道卡或插槽），×16是常用的zui大尺寸。

pciexpress标准定义了多个宽度的插槽和连接器：×1，×4，×8，×12，×16和×32。这允许pciexpress总线服务于不需要高吞吐量的成本敏感型应用，以及诸如3d图形，网络（万兆以太网或多端口千兆位以太网）和企业级存储（sas或光纤通道）等关键性能的应用。

三、串行总线

pci express是串行互连替代并行总线的一般趋势的一个例子;其他示例包括serial ata（sata），usb，serialattached scsi（sas），firewire（ieee1394）和rapidio。在数字视频中，常用的例子有dvi，hdmi和displayport。多通道串行设计增加了灵活性，其能够为较慢的设备分配较少的通道。

四、pci express 应用

pciexpress在消费者，服务器和工业应用中有广泛的应用，在几乎所有现代pc（从消费者笔记本电脑和台式机到企业数据服务器）中，pcie总线作为主要的主板级互连，将主机系统处理器与集成外设（表面贴装ic）连接起来，和附加外设（扩展卡）。在大多数这些系统中，pcie总线与一个或多个传统pci总线共存，以便与大量传统pci外设的向后兼容。

五、pci express 面临的挑战

云计算、iot 和人工智能等下一代创新将带来很多新挑战。随着 pci express 标准从 gen 4 (16.0 gt/s)发展到 gen 5 (32.0 gt/s)，由于数据速率加倍，工程师面临着各种新的验证挑战：

◆ 克服更高的信道损耗和符号间干扰 (isi)

◆ 芯片和平台的设计裕量越来越小，环境也越来越受限

◆ 在物理层和协议层进行调试

六、pci express接口信号测试案例

non transition eye

transition eye

pcie 3.0 的接收端测试的示意图

启威测信号完整性实验室测试能力

启威测实验室提供pci express接口信号完整性量测、pci e接口一致性测试验证、pci e接口眼图测试。

pci express接口信号量测部分夹具展示：

本文为启威测实验室原创，转载请联系。

深圳市启威测标准技术服务有限公司（简称“启威测”或“qwc”）根据cnas国家认可实验室要求建设，配合高科技电子产品设计、验证、生产过程中的检测需求组建科技实验室，并严格按照iso/iec17025的规定进行实验室质量体系建设与业务管理，2019年通过cma评审并取得cma资质，启威测专注于电子产品、模组、元器件及材料的研发质量测试服务。

我公司主要经营环境可靠性及失效分析、眼图测试、si信号完整性测试、信号一致性验证、成分分析rt-ir/eds、dsc、tga、dma、tma；材料失效分析：声学扫描分析（c-sam）、金相切片、x射线透射分析（x-ray）。