控制信号过冲测试 控制信号高低电平测试 DDR2 复位测试 CLK测试

在上图中，可以清晰地发现，10bits的columnaddress只有7bits用于列地址译码！列地址0,1,2并没有用！！！列地址0,1,2,这3bits被用于什么功能了？或者是ddr的设计者脑残，故意浪费了这三个bits？在jesd79-3规范中有如下的这个表格：

可以发现，column address的a2，a1，a0三位被用于burst order功能，并且a3也被用于bursttype功能。由于一般情况，我们采用的都是顺序读写模式（即{a2,a1,a0}={0,0,0}），所以此时的a3的取值并无直接影响，这个后面章节中重点介绍。

ca[2:0]的值决定了一次burst sequence的读写地址顺序。

比如一次burstread的时候如果ca[2:0]=3’b001表示低三位从地址1开始读取，ca3=0的时候按顺序读取1，2，3，0，5，6，7，4，ca3=1的时候交错读取1，0，3，2，5，4，7，6。

对于prefetch而言，正好是8n prefetch，对于burst而言对应bl8。

bc4其实也是一次bl8的操作，只是丢弃了后一半的数据。

更形象地理解就是对于一个bank里面的memory array，每个memorycell可以看作是一个byte的集合体。ca[9:3]选中一行中的一个特定byte，再由ca[2:0]选择从这个byte的哪个位置开始操作。ca3既参与了列地址译码，也决定burst是连续读取还是交错读取。prefetch也决定了i/ofrequency和sdram core frequency之间的关系。