Pcie1.0x16 眼图测试 物理层一致性测试

pcie1.0x16 眼图测试物理层一致性测试

电子产品发展到当前的时代，工程界已经积累了很多实践经验，再搭上互联网大力发展的快车，每一位工程师都可以很轻松地从其他人的工程经验分享中获得很多有价值和有助于自己设计的经验，但是经验并不是金科玉律，也不是都适合工程师特殊的设计需求。特别是信号传输标准发展非常快的今天，如大家常见的usb、ddr、hdmi 总线等等，这一问题变得更加突出。以usb 为例，短短的 10 多年，它从 usb 2.0 发展到了3.1，速率从480 mbps 提高到 10 gbps，增长了 20多倍。我们在之前很多的设计经验可能已经不再适合当期的产品设计，这就需要通过仿真指导如何进行设计。

再比如，在设计 pcb 时，为了防止串扰，线与线之间的距离要保证在 3倍线宽（3w）以上；或者高速信号不能跨分割等等。而在电子产品高速化、小型化和低电压大电流发展的背景下，已经没有足够的空间让线与线之间还能保证3w 的间距；在任意层的 hdi板上，也并不能保证每一类高速线都有完整的平面参考平面。如果真需要满足以前的一些要求，必然会导致高的设计和 bom成本。在这些限定下，工程师们如何突破这些既有的设计规则呢？仿真设计就成为一种必然的选择。

1、传统电路和高速电路的设计流程

传统电路设计一般是项目立项之后开始硬件电路设计，根据主要元器件设计规范和工程师的经验设计进行pcb设计，制板完成之后调试并确定功能是否满足设计要求。如果发现问题再修改硬件和pcb 设计，会浪费很多时间和物料成本。

对于高速电路，不能再按照传统的流程进行设计，高速电路设计在传统设计的基础上增加了前仿真和后仿真以及信号完整性/电源完整性（si/pi）测试环节。在这程中，通过前仿真可以验证电路设计是否正确，并根据实际的设计需求制定相应的设计规范，并输出给pcb设计工程师进行设计。然后通过后仿真进一步验证设计是否符合要求。， 再通过 si/pi测试以确保产品设计无误才量产发货。通过这样的流程，就能够把一些潜在的问题在研发过程中解决好，大大缩短研发的费用和周期。