安森美发布嵌入式功率平台EPP，实现芯片直接嵌入十二英寸硅晶圆

半导体制造商安森美（Onsemi）近日正式发布嵌入式功率平台（EPP）。该平台打破传统功率器件封装模式，直接将硅（Si）、碳化硅（SiC）和氮化镓（GaN）芯片嵌入十二英寸硅晶圆内部，以晶圆本身作为封装基底，旨在解决高密度AI服务器机架、电动汽车电驱系统及工业自动化设备对更高功率密度的迫切需求。

长期以来，功率电子系统依赖串行开发流程：芯片制造完成后贴装至绝缘基板，经引线键合后注入塑封料或陶瓷外壳。这种物理隔离导致电气、热学与机械系统只能分别优化，工程师往往在后期设计阶段被迫妥协，不仅增加系统体积，还推高了寄生损耗并拉长研发周期。EPP将封装环节前移至受控的半导体洁净车间，把被动的外壳转变为主动的性能放大器。平台采用精密图案化的晶圆级铜重布线层（RDL）与垂直过孔替代传统引线键合，实现多材料裸片的直接互连。

该架构的核心突破在于材料与工艺的深度整合。单颗晶圆内可同时容纳不同材质的功率裸片及低压硅控制器、栅极驱动器和微控制器。去除长距离引线键合后，寄生电感被大幅压缩，电气路径显著缩短。这对氮化镓等宽禁带材料的快速开关特性尤为关键，更紧凑的栅极回路允许提升工作频率，从而降低开关损耗。热管理层面，传统环氧树脂塑封料本质是热的不良导体，而硅晶圆具备优异的本征导热性。芯片产生的热量可直接穿过整个硅封装基底传导至外部冷板或液冷系统。高压介电隔离也在晶圆加工阶段直接成型，取代了厚重且热阻较高的直接键合铜（DBC）或活性金属钎焊（AMB）基板，在维持高击穿电压的同时不牺牲散热效率。这种晶圆级一体化设计消除了多层堆叠带来的界面热阻，使热流路径更加线性可控。在高频开关场景下，寄生参数的降低直接提升了系统的动态响应速度，减少了电磁干扰（EMI）滤波器的体积需求。

电气与热学的协同优化已在目标市场展现出可量化的空间与能效收益。在AI数据中心基础设施中，供电模块需与计算硬件争夺有限机柜空间，EPP设计方案较现有采样方案可实现约30%的体积缩减，同时扩大有效导热面积。在固态断路器原型机测试中，整体系统体积缩小近50%，运行温度降低20%。面向电动汽车牵引逆变器，该技术可提供高达四倍的功率密度，并将功率损耗降低15%。一套可扩展的单级架构能够覆盖多个车型功率等级，帮助整车厂在高低端产品线中复用统一设计，简化供应链复杂度。对于工业变频器与储能变流器而言，更高的开关频率意味着磁性元件体积的进一步缩小，直接带动整机重量下降与成本优化。

研发效率的提升同样显著。工程团队结合晶圆级制造精度与多物理场数字孪生仿真，可在软件环境中同步模拟电气、热学与机械参数，减少对实体硬件迭代的依赖，将开发周期压缩至四个月左右。斯巴鲁汽车已作为早期合作夥伴加入该平台评估计划，双方正针对下一代电气化动力总成进行效率与空间优化的联合验证。安森美透露，计划于2026年开始向战略汽车与AI生态合作伙伴交付早期工程样品。这一节奏表明，平台目前仍处于工程验证向小批量导入过渡的关键期，主要客户群体集中在对功率密度极度敏感且具备较强自研能力的大型终端厂商。

从供应链与采购视角审视，EPP标志着功率封装从后道工序组装向前道晶圆级制造迁移。国内功率模块厂商与系统集成商在跟进该技术路线时，需重点关注晶圆级重布线层的良率控制、异构芯片的热膨胀系数匹配以及液冷接口的标准化兼容。随着2026年工程样品放量，提前布局多物理场仿真工具链与先进封装测试能力的企业，将在高功率密度应用的市场切换中占据先发优势。此外，传统引线键合产线的设备折旧与工艺转型也将成为渠道商调整产品组合的重要参考指标。对于国内第三方封测厂而言，切入此类晶圆级先进封装赛道需要重新配置光刻、蚀刻与薄膜沉积设备，短期内仍将以代工协作或技术授权模式为主。采购方在选型时应明确要求供应商提供完整的可靠性测试报告，特别是针对高温高湿循环与功率热循环的寿命数据，以确保新架构在严苛工况下的长期稳定性。