欧洲80核HPC处理器Rhea1首颗芯片成功上电

2026年5月13日，法国半导体设计公司SiPearl宣布其自主研发的80核高性能计算（HPC）处理器Rhea1完成首次上电测试，进入为期12周的功能验证阶段。该芯片已按计划在测试环境中正常运行，标志着欧洲在自主可控高性能处理器领域迈出实质性一步。根据公司规划，Rhea1预计于2026年底实现量产并对外供货，首批产品将交付合作伙伴及欧洲科研项目用于系统验证、软件适配和客户试用。这一节点是欧洲推进“数字主权”战略的关键里程碑，但尚未形成性能实证。

Rhea1是一款基于单片封装的服务器级处理器，采用TSMC N6制程工艺制造，集成超过610亿个晶体管。其核心架构为80个Arm Neoverse V1内核，每个内核配备两个256位宽的SVE（Scalable Vector Extension）单元，支持FP64、FP32、BF16和INT8等多种数据类型运算，适用于科学计算、流体动力学模拟等高精度数值仿真任务。每核心配置64 KiB数据缓存与64 KiB指令缓存，共享1 MiB L2缓存，同时拥有80 MiB分布式系统级缓存。其显著优势在于内存子系统设计：芯片封装上集成四组HBM2E堆叠，总容量达64 GiB；另配备四个DDR5接口，每通道可连接两个DIMM，支持构建大容量传统内存系统，特别适合内存带宽敏感型工作负载。

关于I/O规格，目前存在信息不一致问题。SiPearl官网产品页面标注提供104条PCIe 5.0通道，而2026年6月发布的官方技术资料则显示为96条通道，以六个x16形式分组。第三方媒体Tom’s Hardware援引公司说法也支持104通道。这种差异可能源于计数方式不同、预留通道或版本迭代所致，Zui终量产版规格尚待明确。该不确定性影响系统设计选型，尤其对需要高带宽互联的多节点集群部署构成潜在风险。

该处理器将被部署于德国于利希研究中心（Forschungszentrum Jülich）的JUPITER超级计算机中，作为其CPU集群模块的核心部件。该系统采用模块化架构，其中GPU加速模块（Booster）使用Nvidia技术处理高度并行的AI与通用HPC任务，而Rhea1所在的集群模块则专注于内存密集型的传统CPU计算任务。值得注意的是，尽管Rhea1被欧洲高性能计算联合体（EuroHPC）列为BullSe平台的指定处理器，但其并非整个系统达到“百亿亿次级”（exascale）算力的决定性组件——主要性能贡献仍来自GPU模块。因此，Rhea1的定位更准确地说是“具备高内存带宽的欧洲自主CPU平台”，而非独立的超算核心。

从供应链角度看，Rhea1虽在架构设计、安全策略与产品定义上实现欧洲主导，但实际制造环节依赖台积电（TSMC）的N6工艺，核心IP源自Arm授权的Neoverse V1，HBM内存、DDR5模组及众多外围元件均来自全球供应链。这表明欧洲“芯片主权”更多体现为对设计流程、安全架构与战略用途的掌控，而非完全自给自足。这种模式降低了短期内复制完整产业链的难度，但也暴露了对国际供应链的深层依赖，尤其在先进制程与先进封装方面。

对于中国相关行业从业者而言，此次事件提示以下几点关注点：第一，在采购或系统集成时，需警惕PCIe通道数量的未定性，建议在正式部署前要求供应商提供Zui终确认的电气规范文档；第二，若考虑将类似架构引入国产超算或工业仿真平台，应评估其在大规模并行环境下的软件生态成熟度，包括编译器优化、MPI库兼容性与调试工具链支持；第三，尽管Rhea1采用成熟技术（Neoverse V1、HBM2E、N6），但其发布时已落后于AMD、Intel及新一代Arm厂商的Zui新产品，必须通过整体系统能效比、内存带宽利用率与长期运维成本来证明竞争力；第四，该芯片的推出背景反映欧洲在高端芯片领域正采取“可控开放”的路径，即依托国际先进制造能力，聚焦自主设计与应用控制，这对中国企业在海外布局芯片设计与本地化生态建设具有借鉴意义。