台积电首次纳入日本图研PCB设计服务

台积电（TSMC）在Zui新一轮电子设计自动化（EDA）生态系统供应商更新中，首次将专注于印刷电路板（PCB）设计与电气系统工程的日本图研（Zuken）纳入其采购目录。这一动作标志着AI芯片的竞争焦点正从单一芯片的制程工艺，向封装后系统级互连与协同设计延伸。与此同时，EDA巨头楷登（Cadence）接连收购EMA Design Automation与FlowCAD，强化其在PCB设计数据与元件库管理方面的能力，进一步印证了行业向系统级设计一体化演进的趋势。

此次调整并非孤立事件。台积电每年至少两次更新其EDA生态合作伙伴名单，被视为市场风向标。本次更新中，尽管仍以Cadence、Synopsys、西门子EDA（Siemens EDA）等传统三大巨头为核心，但图研的加入具有标志性意义。这三家企业的核心服务仍聚焦于先进制程节点下的芯片设计优化：Cadence主攻N3、N2、A16、A14等节点的DTCO（设计-工艺协同优化）、3D IC设计及AI驱动设计流程；Synopsys强化CoWoS先进封装、多物理场仿真与Chiplet互联能力；西门子EDA则推进AI驱动的物理验证与自动修正。而图研的核心业务——PCB设计、系统布线、板级互连，则属于芯片外部的系统实现层，其被纳入供应链，意味着台积电已将系统集成效率视为影响AI芯片Zui终性能的关键变量。

在供应端，楷登通过收购EMA与FlowCAD，正在构建覆盖从芯片到系统级的完整设计数据基础设施。其中，EMA的核心资产“Ultra Librarian”平台提供经验证的大规模器件数据库，涵盖原理图符号、PCB焊盘、3D模型及供应链信息，支持多CAD环境调用，全球注册用户已超40万。该平台可帮助工程师快速获取可用于制造的器件模型。同时，FlowCAD在PCB设计领域具备深厚积累。楷登计划将这两项技术深度整合至其Allegro X与OrCAD X平台，提升设备库管理、数据验证与协同设计能力，目标是打通从芯片设计到系统实现的数据链路，抢占AI时代系统级设计入口。

这一系列动作为行业释放出明确信号：未来AI芯片的性能瓶颈不再仅由晶体管密度或制程节点决定，而是由散热效率、电源完整性、高速信号传输、封装应力、板级连接可靠性等系统层面因素共同制约。楷登在其战略说明中频繁提及“Agentic AI”（代理型人工智能）与“Physical AI”（物理人工智能）概念，前者指AI自主执行设计实验并优化流程，后者强调对真实物理环境（热、力、电）的高精度建模。随着AI代理生成的设计迭代次数远超人工，对底层仿真与验证引擎的调用频率将呈指数级上升，推动EDA商业模式从传统的软件授权转向“订阅+按使用量计费”的混合模式，未来稀缺资源将不再是软件本身，而是高精度仿真算力。

中国EDA产业迎来突破窗口期

全球EDA产业的结构性转型，为中国本土厂商提供了“弯道超车”的关键机遇。据《Flink未来产链》报道，传统二维单芯片EDA市场年复合增长率已降至10%~12%，而伴随Chiplet、2.5D/3D堆叠、混合键合等先进封装技术兴起，三维专用EDA需求迅速增长。现有二维工具难以应对多芯片互联、高速信号耦合、多物理场耦合等挑战，行业正从单一芯片DTCO转向“芯片-封装-基板一体化”的系统级协同优化（STCO）。

海外主流EDA平台多基于传统二维架构开发，对3D IC与混合键合相关工具的支持尚不成熟。与此同时，中国芯片设计、晶圆制造与封测企业面临海外工具授权成本攀升及出口管制风险，国产替代意愿持续增强。目前，中国EDA整体国产化率仅为15%~18%，在高端先进封装领域甚至不足10%，存在巨大替代空间。尤其在先进封装EDA领域，国内外技术差距相对较小，成为中国厂商实现“换道超车”的理想赛道。

在众多国产EDA企业中，华大九天因其具备全栈式平台能力而备受关注。该公司是中国唯一、全球仅四家之一的全流程EDA平台供应商，其自研的Storm布线平台与Argus 3DIC验证系统，已全面覆盖2.5D/3D堆叠、混合键合、Fan-out封装等主流先进封装工艺，并成功导入国内主要AI计算芯片企业的量产线，具备实际落地能力。

此次台积电引入图研、楷登强化系统级数据能力，本质上是在重新定义“AI芯片”的内涵。过去，芯片性能由制程与架构决定；如今，真正决定计算效能的是从芯片设计、先进封装到系统级互连的全链条闭环效率。这意味着，未来的竞争不仅是芯片本身的算力比拼，更是整个硬件生态系统的协同能力较量。对于中国厂商而言，应重点关注：一是先进封装与系统级设计工具的国产化进程；二是如何在国产EDA平台上实现与国际主流工具的兼容性与数据互通；三是提前布局多物理场仿真、器件库管理、系统级验证等关键环节，避免在下一代技术浪潮中被边缘化。