法国Secure IC发布Analyzr™平台获NIST认证

法国网络安全技术公司Secure-IC（赛库瑞克）正式发布Analyzr™平台，面向全球芯片设计与安全验证团队，提供针对后量子密码（Post- Cryptography, PQC）算法的全流程安全评估能力。该平台已通过美国国家标准与技术研究院（NIST）加密算法验证计划（CAVP）认证，成为全球首个获得CAVP硬件级认证的PQC专用验证工具，覆盖CRYSTALS-Kyber（ML-KEM）和CRYSTALS-Dilithium（ML-DSA）两大NIST标准算法。

Secure-IC总部位于法国格勒诺布尔，长期深耕硬件安全评估领域，是Cadence旗下专注嵌入式安全的子公司。其核心产品Securyzr™和Analyzr™平台已被欧洲多家汽车电子、智能卡及物联网芯片厂商用于SoC级密码模块的安全验证。此次Analyzr™升级并非单纯软件更新，而是整合了PQC专用测试向量生成、低信噪比（SNR）泄漏定位、迹量质量评估及实际攻击场景下的密钥恢复验证四大能力，形成闭环验证流程。平台支持FPGA原型和ASIC流片前后的物理层安全测试，适配典型侧信道攻击通道——包括功耗、电磁辐射和时序信号采集。

技术实现上，Analyzr™的关键突破在于将传统侧信道分析（SCA）方法论适配至PQC算法特性。以ML-KEM为例，其密钥封装过程涉及大量多项式运算和采样操作，执行时间与内存访问模式存在非线性波动；而ML-DSA签名生成中，拒绝采样（rejection sampling）环节易产生可观测的时序差异。Analyzr™内置的SNR制图功能可自动扫描数百个采样点，识别出信噪比高于12 dB的敏感窗口，并结合统计分析工具（如CPA、DPA）判断是否足以支撑密钥提取。平台要求Zui低迹量为5万条有效波形，支持USB 3.0高速采集卡与商用探针（如Lecroy WaveRunner）直连，兼容Linux和Windows环境下的自动化脚本调用。

验证流程聚焦V-cycle安全开发闭环

不同于通用密码测试工具，Analyzr™深度嵌入“设计即安全”（Design-for-Security）的V-cycle开发流程。其PQC专用方法论文档明确划分四个阶段：目标准备（含设备供电稳定性校准、算法固件加载与触发同步）、泄漏测绘（SNR cartography）、采集能力评估（确定迹量数量与信噪阈值）、密码分析验证（模拟真实攻击者利用泄漏恢复私钥）。该流程已在法国某Tier 1汽车供应商的UWB车载安全芯片项目中完成实测——在未启用恒温屏蔽箱条件下，成功从3.3V供电的ARM Cortex-M33 SoC上提取ML-DSA签名私钥，验证周期缩短至72小时以内，较人工分析提速5倍以上。

对中国B2B用户的实际影响与采购关注点

当前中国芯片设计企业正面临双重压力：一方面，金融IC卡、eID证件芯片、车规MCU等高安全等级产品需提前满足未来5–10年抗量子攻击要求；另一方面，国内尚无通过NIST CAVP认证的PQC硬件验证平台。Secure-IC的CAVP认证意味着其测试结果可被欧美客户直接采信，降低中国设计公司在出口认证中的重复验证成本。但需注意：Analyzr™不提供PQC算法IP核，仅作验证工具；用户须自行集成NIST官方参考实现或经FIPS 140-3认证的第三方IP。此外，平台对FPGA开发板有特定要求——需支持JTAG调试接口与GPIO触发引脚，主流Xilinx Kintex-7及以上型号或Intel Stratix 10 GX均可适配，但国产FPGA平台（如紫光同创PG2K系列）暂未列入官方兼容列表，需额外验证驱动层兼容性。

法国作为欧盟网络安全战略核心实施国，其ANSSI（国家信息系统安全局）已将PQC迁移纳入2024年关键基础设施强制升级清单，涉及电力调度系统、电子政务平台及通信终端。这意味着法国及欧盟市场对具备PQC验证能力的设计服务需求激增。对中国EDA渠道商而言，Analyzr™采用浮动许可（floating license）模式，按并发用户数计费，基础版起价约18万欧元/年，支持本地化部署与离线使用，规避云传输敏感数据风险。但需提醒：所有测试报告生成均嵌入数字水印并绑定硬件指纹，不可篡改，符合EN 15408:2022安全审计要求。

该平台尚未在中国设立本地技术支持中心，当前依赖远程协作与格勒诺布尔总部工程师驻场支持。对于计划参与NIST PQC标准化后续测试（如Round 4算法评估）的国内研究机构或芯片企业，建议优先验证其与Open Safe（OQS）开源库的接口兼容性，并重点关注ML-KEM在128-bit安全强度下对RAM带宽的敏感度——实测显示当DDR带宽低于1.6 GB/s时，侧信道泄漏幅度提升40%，可能影响评估结论可靠性。